复杂0、1激励在hspice下如下写？

最近仿真一个电路，电路的输入是一个8位宽的地址和16位宽的数据，地址和数据都有非常多的变化，如果写成PWL非常麻烦，几乎没办法写，不知道有没有简单的方法；
由于设计中有双向端口，所以走数模混合仿真的路子是不行的。只能在spice网表下用Hspice仿真，请教激励的写法。望高手不吝赐教，谢谢！

现在hspice 支持verilog-A吧， 不如用verilog-A 写个激励吧。这样可能比较简单，愚见

ziji xie

可以尝试用数字的方法或matlab模型产生出二进制输入，然后导入到一个vector文件
具体vector文件的写法可查找hspice的手册，再调用这个文件就可以了

vertor文件吧，那个和Verilog差不多

用语言写出激励，仿真出VCD文件，再用VTRAN命令转成PWL文件，就可以直接调用了。