请问大家VerilogA与verilog AMS有何区别

等待解答

Verilog-A : only support the behavior model for analog design
Verilog-AMS:verilog-D + verilog-A + mixed-signal model=> refer: http://www.vhdl.org/verilog-ams/

3# icetop
谢谢！

受益

各种verilogA的例子

感謝分享喔..........

建议用verilogAMS的语句写新东西
估计你有veriloga更新可能少了。现在cadence用veriloga仿真都在提示某某指令verilgams不支持，建议换成verilogams支持的某某指令。

hao dong xo

谢谢3楼的

非常感谢

那和AHDL又有什么区别呢

匪益受浅

哈哈哈哈哈哈

不是说 verilog-AMS 是 verilog-D和verilog-A的合集吗?怎么有verilog-A的语句AMS不支持呢?

Thanks for sharing

谢拉！

路过，学习~

verilog-D是啥啊?有Verilog-AMS的学习文档吗，各位大哥给个下载吧

坛子里讲verilogA的资料，搜一下吧，多数同时讲verilogAMS的。

VerilogAMS用spectre可以仿真么?

谢谢 三楼大侠让我找到 资源了

路过，学习了

thansk very much

这个问题好像没有说明白。verilog-a不是verilog-ams子集吗?
语法不支持应该是升级的原因吧?

不可以的

“Verilog-AMS HDL consists of the complete IEEE std 1364-2005 Verilog HDL specification, an analog equivalent for describing analog systems (also referred to as Verilog-A as described in Annex C), and extensions to both for specifying the full Verilog-AMS HDL.”
from Verilog-AMS Language Reference Manual

cadence仿真现在还是多用AMS吧。

学习了~

verilogA更通用些，而verilog_AMS更适合cadence的AMS仿真环境，AMS数模混合仿真环境对于后者解析速度更快更准。