请教个dc path的问题
时间：10-02
整理：3721RD
点击：
电路里出现了一个bug，有一个pmos（L=16nm，W=0.15nm）源漏端分别接vdd和vss了，在clock为0的时候这个小的pmos会一直漏电，电流仿出来大概是0.4ma，请问这个漏电对这个pmos或者周边环境有什么影响吗，会将这个pmos的源或者漏端的电源线（很细，0.04um）熔断吗?
谢谢！
谢谢！
我是来学习的！
能做16nm的人，还上这问问题?
公司不能内部问?