微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 关于 LVS 奇怪的问题

关于 LVS 奇怪的问题

时间:10-02 整理:3721RD 点击:
最近画了一个版图,子模块用 Calibre 的LVS都过了,整体跑LVS的时候它报子模块里面有线连接的问题,我仔细看过没连错,而且我整体用Assura的LVS也跑过了,没有问题。有高手知道这是什么问题吗?好头疼。

有时候整体上的连线错误会导致报底层模块的错,这并不奇怪。
你可以把具体是什么错贴出来。

要把具体的问题 晒出来啊


我整体模块包括两个子模块,两个子模块LVS没问题,拜求大神看看

恩恩,我把报的错误贴了出来,麻烦您看一下。

谢谢

是不是Label的问题?

不是啊,网表和版图对比的时候,它把两个相同symbol里面的同一根线,正好对应反了,然后报了两个错误。

把两个symbol的名称改成不一样的,说不定是calibre没识别

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top