微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > PLL相位噪声问题

PLL相位噪声问题

时间:10-02 整理:3721RD 点击:
请问PLL为什么经过N分频后 相噪会-20lgN 是否有相关论文可提供?
经过VCO后的buffer后 相位噪声会变吗?依据?
感谢。

这个推导很简单,不需要什么论文
只要你明白jitter和phase noise之间的关系,就很容易想明白
PLL N分频,假定divider不引入噪声,那么分频前和分频后的tie jitter是几乎相同的(仅仅高频jitter不同,占比很小)
只是在原来高频clk edge按固定间隔挑选出一些clk edge
phase noise是相对于一个周期的相位噪声,比如说1GHz clk 有1度phase noise,也就是就是1/360
当1GHz clk除2,jitter是不变的,但是周期边长一倍,这时候500MHz clk的phase noise就是0.5度,是0.5/360
归纳起来就是jitter是个绝对值,phase noise是一个相对于本身频率的相对值

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top