PLL相位噪声问题

这个推导很简单，不需要什么论文
只要你明白jitter和phase noise之间的关系，就很容易想明白
PLL N分频，假定divider不引入噪声，那么分频前和分频后的tie jitter是几乎相同的（仅仅高频jitter不同，占比很小）
只是在原来高频clk edge按固定间隔挑选出一些clk edge
phase noise是相对于一个周期的相位噪声，比如说1GHz clk 有1度phase noise，也就是就是1/360
当1GHz clk除2，jitter是不变的，但是周期边长一倍，这时候500MHz clk的phase noise就是0.5度，是0.5/360
归纳起来就是jitter是个绝对值，phase noise是一个相对于本身频率的相对值