DCDC效率问题

就動動腦，想一下，如何能夠不要讓上下兩個开关同時導通。

电感电流很大
是否是在ccm mode
?
如果说效率太低
看下switchloss 还是
conduction loss
至于
上下两个开关同时导通这是shortthrough 应该不允许吧
.

conduction loss 怎样减小那?一般的方法，谢谢。

conduction loss，就主要降低上下MOS管的导通阻抗，增加面积了。
switch loss就和这个相反了，主要降低上下MOS管的Cg.

效率多少?如果已经是
86%以上，其实已经可以了，很多测试的都是很特殊的情况下。
而且如果真的负载电流很大，外面的上下MOS管都是独立特殊的，向Fairchild/IR/onsemi他们有专门的介绍，那些型号用于上面的MOS，哪些用于下面的MOS，并且这些MOS管的封装都比较特殊设计了，因为封装引起的mohm级阻抗一样不可忽略。

我想问一下switch loss减小您说需要减小MOS的cg，也就是减小尺寸了，这样就增加了导通损耗了，我做的是同步升压变换器，您觉得还有什么地方对于效率影响比较大，我现在的效率只有70%。谢谢。

你有测试不同负载电流下的效率吗?
70%确实有点低， 你的负载电流多大? 上下moS管都是片内集成的?

都是片内集成的，都挺低的，不知道是哪里影响比较大，电感上的损耗也不是很大7%左右，但是驱动电路的电流倒是有一些电流尖峰不知道影响大不大?谢谢。

你仿真效率有到90%吗? 如果你负载真的很小，那确实效率是比较低啊。

我想知道你在设计的时候如果效率比较低，您都会去调节那些模块去提高效率那?谢谢。

最有效的做法是增加功率管面积，尝试不同的layout画法，想办法用同样的面积尽可能增加power管的W/L。要不就是直接增加power管面积，但成本会上升。
另外降频能改善switching loss，但频率一般是一个固定的指标，不好降。

功率管的损耗我算了一下，其实不是很大，我觉得应该是哪里考虑的不全，有模块损失比较大，导致效率降的比较大。功率管由于反向恢复导致的尖峰比较大，不知道影响有多少，谢谢。

考虑温度了没?高温时功率管的导通阻抗几乎翻倍。

还没有考虑高温那，效率就很低了。不知道为什么，谢谢。