请问3.3v电源下，如何只用2.5v的MOS管实现LDO，管子不被击穿
小编只要加上一些clamping 电路确定MOS 的Vgs, Vgd, Vgs 等跨压不会超过MOS的耐压极限就可以了。
还有，要小心startup 时跨压也不能超过极限电压...
用cascode串联扛压
最简单的你就正常设计，先不考虑高压问题，然后在看具体什么情况哪一个节点会有高压? 应该EA,输出级都不会有高压问题，唯一有高压问题的就是PD/EN控制信号这里，另外一半MOS管Drain可以承受高压的，只要将Drain的silicide区域拉开沟道一点就可以了。
首先要保证正常工作时，每个管子的四端的电压差不要超出2.5，瞬态时最好也不要出现某些器件长时间over volatage，小心设计就好，我们之前电路有个bandgap用的3.3v的管子，电源电压是5v
谢谢兄弟的建议，回头明天我试试，就是加上二极管，强制让那些超过2.5v的地方钳位到0.7v左右吧?
这个方法不错，就是启动电路部分不知道怎么搞?也需要串联管子吗?
兄弟你说的“另外一半MOS管Drain可以承受高压的，只要将Drain的silicide区域拉开沟道一点就可以了”这句不大明白啊，能详细说说吗?小弟在此谢过。
小编大人，启动电路部分如果有些超出了2.5v的情况，怎么解决呀?谢谢啦
你可以理解为layout上drain的位置比一般的位置离gate远一点。
一般来说， LDO 你需要保证的是P管nwell 最小耐压要大于3.3，然后保证你功率管vgs 在2.5V 内就OK了。不过听你这么说，应该是0.13 或者0.18工艺?一般都有2.5 od 3.3V的管子，不放心叫给od 3.3mod，不过一般2.5 超压到3.3 也没撒 问题。
串联二极管不是很好的办法。因为这样会让用2.5V 元件来做3.3V转2.5V LDO的小面积优势消失。因为,用2.5V 的MOS 做LDO, 面积会比用3.3V MOS 小很多。你仔细想想,3.3V转2.5V , 代表MOS上drain 与source 的跨压(Vds) 只有3.6-2.5=1.1V, Vds 没有过压的问题。主要问题在于bias 电路与LDO 的passing element.
Passing element 就是一个PMOS, 当PMOS 要off 时,Vgs=0V, 没有跨压问题。当LDO的电流输出增加时,如果Vgs超过3V以上,就会有reliability 的问题。
如何把passing element 的Vgs clamp 在安全电压以内才是这个电路的设计要领。
因为系统给的电源电压是3.3v，但是我们采用的工艺只有2.5v的MOS管，所以需要一个LDO将3.3v降低到2.5v，但是MOS管的耐压只有2.5v，请问各位大神如何实现，而不会击穿2.5v的管子。小弟真心求教，不胜感激
小编只要加上一些clamping 电路确定MOS 的Vgs, Vgd, Vgs 等跨压不会超过MOS的耐压极限就可以了。
还有，要小心startup 时跨压也不能超过极限电压...
用cascode串联扛压
最简单的你就正常设计，先不考虑高压问题，然后在看具体什么情况哪一个节点会有高压? 应该EA,输出级都不会有高压问题，唯一有高压问题的就是PD/EN控制信号这里，另外一半MOS管Drain可以承受高压的，只要将Drain的silicide区域拉开沟道一点就可以了。
首先要保证正常工作时，每个管子的四端的电压差不要超出2.5，瞬态时最好也不要出现某些器件长时间over volatage，小心设计就好，我们之前电路有个bandgap用的3.3v的管子，电源电压是5v
谢谢兄弟的建议，回头明天我试试，就是加上二极管，强制让那些超过2.5v的地方钳位到0.7v左右吧?
这个方法不错，就是启动电路部分不知道怎么搞?也需要串联管子吗?
兄弟你说的“另外一半MOS管Drain可以承受高压的，只要将Drain的silicide区域拉开沟道一点就可以了”这句不大明白啊，能详细说说吗?小弟在此谢过。
小编大人，启动电路部分如果有些超出了2.5v的情况，怎么解决呀?谢谢啦
你可以理解为layout上drain的位置比一般的位置离gate远一点。