微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > PLL中charge pump 设计

PLL中charge pump 设计

时间:10-02 整理:3721RD 点击:
我现在在做锁相环的设计,在设计CP时,有一个问题比较困惑,我用的是经典的上面up电流源,中间开关对,下面down电流源的结构,电源电压在1.8V,输出电压要在0.4V~1.4V,
一般设计CP 时,都要求在输出电压范围内,电流失配都要小于1%。要满足这个要求,up和down电流源就需要一直都保持在饱和区,因此中间的开关管尺寸就需要比较大(消耗的电压降比较小)。但如果开关管比较大,进行瞬态仿真时Iup和Idn的电流毛刺比较大,这个时候瞬态的电流失配肯定满足不了小于1%的要求。只能减小开关管尺寸,但如果减小开关管尺寸的话,它消耗的Vds就会比较大,那么在输出电压比较大和比较小的时候,dc的电流失配就不能满足要求。有没有人知道这个问题怎么解决,是忽略电流毛刺的影响,还是考虑这个电流毛刺,让瞬态的电流失配满足要求,而忽略dc电流失配,谢谢

这个折中无法避免,还是通过DC加TRAN来衡量吧
另外可以通过控制偏置电压使Vgs-Vth尽量小,让Vds的动态范围更大一些

好像跟负载也有关系。另外我认为应该减小开关的寄生电容,使CP更像一个理想电流源。如果负载使用OTA形的滤波器会大大改善这个问题,我猜,因为跨接电阻和电容很好的构成了Miller负载使得电流源的负载影响就不那么重要了。没做过,猜得哈。

你试试看开关管在上面和下面,电流源放中间。

换结构

4#说的是对的,开关做在上下,镜像时电流需要加常开的开关,上下各一个。开关也要求match。

开关在上下,电流镜在中间,电流毛刺会小一些

这样做是通过将开关管做在源级,以减小电荷共享引入的噪声对吧?

理论上,源开关的结构是最好的,但实际上好像不一定吧,因为从我的经验来看,很多芯片中的CP 都是漏开关的结构,很少有用源开关的,只见过一个,但在这个芯片中对PLL的噪声要求不高。
所以,我不打算换结构,只针对这种经典的漏开关的CP 。希望大家可以踊跃发言。如果这个电流毛刺和DC的电流失配问题无法根本避免,那设计时应该更倾向于何种指标呢,是电流毛刺,还是DC 的电流失配,他们对整个锁相环的噪声和spur的影响,哪个更大一些呢
希望大家一起努力把这个问题解决了

大家仿CP瞬态的时候,是怎么仿的啊?是直接在输出接一个电容到地来看CP的输出电流和电压的变化,还是接个实际的滤波器啊,两种情况结果很不同啊

CP电流支路Dummy结构,中见OP跟随两个节点,镜像电流也用OP结构,基本能解决你的问题,
如果再想效果好点,UP DN 用非对称Buffer处理一下,会大大降低毛刺。

这个结构我试过,本质上还是漏开关的结构,但是电流比较大得时候,开关管还是比较大,毛刺还是会比较大,另外不对称buffer作用不明显。
之前我仿瞬态的时候,后面直接接一个电容到地,现在我接得是一个实际的滤波器,发现毛刺的问题好了很多,请问各位做CP的时候,仿瞬态是接一个电容到地,还是接实际的滤波器结构,谢谢了

做过CP 的都说说啊

这个基本上没有很好的解决方法,只有设计时tradeoff一下,我做过一个漏开关的CP,加dummy 支路用current steering加快电流的通与关,并用buffer跟随两个节点防charge sharing. 这时在两个电流源的漏那里加个电容,可以稍为改善电流的脉冲毛刺,但这会加大buffer的噪声贡献,所以最后还是tradeoff的结果。
我觉得以哪个性能为先,要看你的PLL是怎么样的,如果电流毛刺很严重,有可能影响电流的对称性,最终影 响CP的性线度,如果是fractinalN PLL,可能就不太能忍了。如果是Integer N PLL,也要保证它不会恶化ref spur太多,所以我觉得电压范围够用就好,然后电流毛刺尽量小。
你仿CP时是怎么固定它的输出电压的?加直流源吗,我就是加直流源的。

仿CP静态电流时,我一般都是在输出加个电压源
“如果电流毛刺很严重,有可能影响电流的对称性,最终影 响CP的性线度,如果是fractinalN PLL,可能就不太能忍了。”为什么小数的就不太能忍了呢?你的意思是不是说,小数的sigma-delta噪声会因为cp的线性度差而折回到带内,影响噪声。

感謝分享啦~

是指噪声折叠这个意思。
那你仿动态时就不加直流电压的?因为环路闭合工作时,Vctrl是由PLL反馈决定的,而不由CP单独决定,所以我也加了一个直流源来仿动态的情况。

加直流源,输出都被定死了,怎么仿动态呀

只是定输出电压,要看的是电流瞬态值啊,电流脉冲还是照样往直流源里面泵啊

不可能直接一个电容到地,因为电容有个初态问题,你并不知道电容上一开始有多少电荷,电压是多少。

仿真时可以在cp输出端加初始电压条件,不需要加vdc的

你好。我最近在设计一个charge pump,使用了你的回帖里的结构。仿真中也观察到,在电流源漏端加电容会加大buffer的噪声贡献。但是对这点我不是很理解,这个电容是如何增大buffer的噪声的呢?
不好意思把几年前的帖子翻出来,希望你能给我些提示,谢谢!

学习一下

这种结构在做蒙特卡洛仿真时,电流失配的偏差就比较大,不知如何能够解决?尽量不增加电流镜管子的尺寸下

Thanks

谢谢小编!

lai kan kan

Thanks for sharing

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top