求助关于VGA/PGA中IQ两路的幅度平衡问题（IQ balance）

这个要基带去校正吧，你留出校正接口给它，或者不需要接口，它直接adc采样后再数字中补偿校正了

Usually it's done in the digital domain using a digital equalizer. If you use SDM adc, it maybe included in the decimation filter.

谢谢，基带怎么去矫正这个幅度差能否说的详细一点
说一下我的详细情况，是PGA，放大器加衰减器结构，然后数字AGC去控制增益，如果IQ每一路都有一个AGC就没这个问题了，现在想降功耗，所以只用一个AGC，AGC只采样I路，然后同时控制I和Q，这样Q就不是根据自己的信号强度去控制了，就有了这个问题。我留有模拟控制的端口，是控制放大器源级负反馈（source degeneration）那个管子，想取IQ两路信号差反馈调整。
如果基带能自己处理这个幅度差，我这边是不是就不用做什么了?
还烦请您指教

谢谢，这个均衡器是数字处理里面原来就有的，还是要为我这个需求单独加一个?是做基带的人负责的吗?我这边需不需要做什么工作?

不懂，帮顶了

请问PGA的IQ不平衡用什么参数来表征，怎么仿真