微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 关于PLL分频器中的p-s counter设计

关于PLL分频器中的p-s counter设计

时间:10-02 整理:3721RD 点击:


有谁知道如何来提高这个p-s counter电路的工作速度,这个电路由P计数器和S计数器组成,其中P计数器有5位,S计数器有1位,我觉得要想提高这个电路的工作速度,主要是要找到这个数字逻辑电路关键路径上的级间延迟,然后减小这个延迟就可以了,那这个关键路径在哪里呢?求高手指教

shwslsj

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top