你们跑一个pll（Verilog-A模型），大概耗时多久啊

好复杂的一个模型，一般5us就吧。带宽低就慢

你这已经很快了，我都是几个小时

我的模型感觉挺简单的，不知道为什么锁定时间那么长，带宽100k，为什么那么夸张啊

可是我的模型一点也不复杂啊，看到别人都是几个us，大概问题会出在哪里呢望前辈指点

100k的带宽怎么着都要几十us吧...很正常...

你可以将vco和div的模型合并在一起，这样会快一点

VCO_DivideByN

这样的话，到时候电路和模型混合跑还是要把vco和divider分开的啊

正如你所说“vco和div的模型合并在一起，这样会快一点”，
还可以将PFD和CP合并，只是为了加快前期的behavior simulation的speed.