关于小数锁相环锁定检测以及时钟match的问题

问题一，由于在小数型锁相环里，PFD的两个输入一为参考信号，一为小数分频器输出，这两个信号之间会存在相位差。如果据此判断锁相环有无进入锁定状态，该如何设计电路?或者有其他的方法来判断进入锁定状态。
二，delta sigma调制器的工作时钟是多模分频器的输出，而多模分频器的控制信号又是delta sigma调制器的输出。这两个信号就是先有鸡还是先有蛋的问题，在时序处理上该如设计才能保证功能正确?

谢谢。

请问你的sigma delta是用逻辑电路搭的还是数字代码写?

都可以吧！这有啥区别吗?

功能上应该没什么区别吧。我最近也在研究这个，请问降低DSM的spur用什么办法比较好?

高阶，dither，FIR滤波，多相位的VCO输出，DAC补偿，也就这些了吧?
不过每一种都不好弄是真的。最近被虐得很惨。