微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 采样保持电路的输出建立太慢的问题

采样保持电路的输出建立太慢的问题

时间：10-02 整理：3721RD 点击：

如图，当输出的差分信号的电压很高时，建立时间很长，这个是什么原因呢?是运放的尾管电流太小吗?

如何怀疑是运放的问题，可以单独仿真下运放，接成buffer，仿真step响应。

上一篇：请教一下各位如何分析用模拟电路搭建的数字电路如何分析
下一篇：锁相环仿真速度问题

采样保持电路太慢相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top