Modeling Jitter in PLL-based Frequency Synthesizers

请问有人从www.designers-guide.org下载了Modeling Jitter in PLL-based Frequency Synthesizers并在cadence下进行了验证码?我在验证时，还在创建模块阶段就总是提示出错“转换输入中出现无效字符序列”。请高手告知这是为什么！比方说这句就提示这样的错误：parameter real Vlo=–1, Vhi=1;似乎把-1改成0就不会出错。我是初学AMS，请高手指教！谢谢！

no try it ！

THANK YOU