charge pump中，电流源drain端电容对噪声的影响？
大家好！
我最近在设计一个charge pump，结构如下：使用两个opamp使A、B、C三点电压相等，可以得到很好的mismatch。同时使用一路dummy开关结构，减小charge sharing的影响。
同时，为了进一步减小电流毛刺，我在电流源drain端增加了一个大电容，如图中红色框中所示，但是该电容会恶化charge pump的噪声，增大图中单位增益opamp的噪声贡献。
我的问题是：
1. 这个电容是怎样影响电路的噪声的呢?
2. 进一步的仿真发现，随着电容的增大，charge pump的输出噪声呈现出先恶化，再改善的变化效果，这是为什么呢?
希望板上大大们不吝赐教，小弟不甚感激~
系统来看是：charge pump输出noise=等效输入噪声*系统传输函数。你在加入大电容后，系统传输函数增益和带宽都变了，会有一个临界电容值出现你的噪声最大情况。你看输出噪声是noise仿真看的?看的是噪声密度还是噪声普密度。
我是用pss+pnoise仿真输出噪声的。噪声曲线是output noise画出来，应该是噪声谱密度吧。
直观的看是这样，但是我在尝试推导传输函数的时候，这个电容只会以一次项出现在分母里，这样得出的结果应该是单调变化，跟仿真结果就有出路了。
你把传输函数给我看看。你确定你的传输函数对么?你确定你正确的等效了输入噪声?
仿真cp一般分析输出电流噪声，你是带着lpf仿真输出电压噪声吗?
ps： 可否贴出瞬态和pss仿真结果
我没接lpf，直接加了个dc电压源，噪声电流是可以通过的
这么加电容的方式 没见过，倒是可以一试，直觉效果不大
我觉得这个问题似乎不能从小信号分析出发。我试过直接用spectre的noise进行仿真（这应该是小信号的噪声分析），这时候drain端加电容，对输出噪声就没有影响了。
减小毛刺的效果还是很好的，只是会增大单位增益opamp的噪声贡献，能帮忙分析下噪声贡献的机理吗?
lz说了半天，你这pnoise仿真到底带不带开关动作啊?要是带开关动作还能给出一个传输函数，也忒高级了，估计得写个论文出来了。
是带快关动作的。之前尝试从小信号分析出发，所以有计算传输函数。现在看来这条路似乎行不通。大信号分析的话，你能提供些思路吗?
哦，pss+pnoise好久没搞了。
首先Buffer噪声贡献增大的原因是：当Cap接到B点是Cap存储了Buffer的输出，当Cap传向连接到C点时把Buffer的信号带到了C点。也就是Cap把Buffer的噪声带的了输出。
然后是Cap不能加：因为CP是把Phase error传化为电流，加了Cap后是Cap上的电荷共享给了LPF，而不是电流源的充分电，违反了CP的功能，增加了非线性。所以有毛刺是正常的，其实是要减小这里的cap。
是不能用小信号解释。
正解
加大电容就相当于把那两点short到电源地，原来charge pump就是不是charge pump了
你的接法等价于在cp后面接了一个cap负载，流入直流电源的高频noise是会减小。
同时这个cap会作为loop filter的一部分，影响环路的特性
不好意思这么迟才回你。对这上面引文里的这点，我不是很认同：这个结构增加了一路开关作为dummy，使得电流源漏端的电压变化不显著，这时候再加上这个电容，基本可以使这个点的电压保持不变。电压不变的情况下，cap上的电荷也就不会共享给LPF了。我觉得你说的这种情况，是在没有这一路开关dummy的时候，电流源漏端电压会有很大的变化，进而导致charge sharing吧。仿真结果也显示，加上电容是可以减小毛刺的，cp的功能也并没受影响。
这个电容在pF级别，在ref频率下阻抗还是很高的，不能看成short到地吧?
标题
在pll lock的状态下，charge pump current pulse几百ps你觉得是低频信号么?冲击函数频谱是什么样的?
我在简单的仿真中，cp工作是正常。仿真使pfd输入同相位，输出电流脉冲的宽度在150ps左右，ref频率为25 MHz。这个电容使得毛刺变小，但并没有使输出电流脉冲失真。
对于窄脉冲的频谱，我觉得大部分能量还是集中在前几个harmonic上，也就是DC、25MHz、50MHz、75MHz、100MHz。即使是100MHz，对于3 pF的电容，阻抗为530，还是大于开关管的导通阻抗的，因此应该不会出现太大的短路现象
这一点倒是没有想到。不过可以通过仿真来验证吧。我想问下关于环路稳定性的仿真，你是怎么做的?我都是跑一个环路的transient，看看是否能够稳定锁定。
小伙还挺倔，人家都告诉你要减少current source drain端的寄生，你硬要增加，说明你对电路的感觉或直觉并不好
你无非想压一个大cap在这个node上不让它有ripple，但很遗憾这是个错误的方法，首先计算电荷Q可能是差不多的，因为charge从switch couple过来，100f 100mV和1pf 10mV 是一样的，因为这点的ripple是被动的。加大这个cap有致命缺陷，就是psrr被人为的变差了，电源上noise都被couple到vctrl上。举个简单例子，charge pump current source你肯定希望是高阻抗，而且越高越好，那就没有理由加这个cap来降低这个节点的阻抗，显然不make sense。有时不能分析清楚问题时候就看个人有没有正确的直觉，当然最后还是搞清楚问题的来龙去脉和原理性的东西是个严谨的好习惯
哈哈刚好有个电荷泵的问题想请教来着··像图中的电荷泵结构利用运放来使充放电电流相等，但是我觉得同时存在正反馈和负反馈，而且低频时两者大小相等··那这个结构的环路稳定性怎么保证呢?
你可以发帖子，这是一个值得讨论的问题
首先谢谢你的耐心回复。针对你提出来的两点，我又去做了些仿真。
1. 对于漏端电容的问题，确实，总的Q不会减小；但是加上电容以后，up/down电流的毛刺确实是减小了。我觉得大电容的作用，在于让之前突变的毛刺变成缓慢变化的电流。所以，这种方法虽然能够减小毛刺，但是对于最终的spur影响，并没有改善（因为流入lpf的电荷量并没有减小）。
2. 但是对于psrr的影响，似乎就不存在了。从电源到输出端的增益，是越小越好，这时候就不需要current source是高阻。我仿真了一个cascode，在common source的drain端接一个电容，电容越大，电源到输出的增益越小。
正反馈的增益要小于负反馈吧。原因的话，是在教科书上看到的：
1、环路稳定的时候，cp大部分时间处于关断状态，因此正反馈也就断开了。
2、输出端连接这LPF，有大电容作为负载，正反馈的增益也就比较小。
有没有dummy都有charge sharing。你可以再想想。
小编，是哪本教材上讲的呢?我去翻下看看。
那两点似乎是在不同的书上看到的，具体也记不清了。
其中一本是“integrated Circuit Design for High-Speed Frequency Synthesis, John Rogers”, 另一本可能是Razavi的射频微电子吧