关于ADPLL的LC-tank版图问题

虽然之前流过一次PLL，但是感觉LC-tank的版图画的很一般，看很多论文和资料上都说版图要尽量对称，但是那么多电容阵列，怎么布局呢?有什么公认的比较合理的布局，比如PVT、CT（coarse tuning）、FT（fine tuning）电容阵列和电感距离的远近应该怎么布局?比如电感的两个差分线两侧电容要尽量对称，但是如果阵列两边各放一半的话控制字走线又很为难。比如电感差分输出引出的太长会引起很多寄生电感，但过短又会有别的问题，那应该如何取舍呢?望各位前辈能够赐教，或者给一些相关资料也好。万谢！

同样关心这个问题，希望有经验的伙伴给点建议！