LDO密勒补偿的问题
当时看到论坛上有人说 出现这种波形的原因在一些论文中提到过，不过我一直没有找到介绍这个电路的论文，看到过这论文的请发给我,邮箱zjwu508@126.com
大家讨论一下，为什么会出现相位上扬的情况。
这个bode图是负载在300mA时的bode图
补偿电容接法不对！
难道没有人能说说看吗?
补偿电容不应该接到那个点~那个点上面接电容的话会形成零极点对，对你电路的补偿没有作用，而且那个点电阻值很小，产生的零极点都会在较高频率上面。至于右平面极点，一般来讲应该是由正反馈产生。你把密勒电容接到负载电流镜的输出端应该就好了
典型的闭环有右半平面极点，而且计算出来肯定也是右半平面。米勒补偿分子式下得1-A，你要是A是正的会怎么样?
个人意见。
呵呵，三级的运放有这么容易补偿吗。
看你的相位曲线，少加了180度的相移吧，不然会好成这个样子
补偿电容两端A的值是负号的，不是正的。
环路AC信号是从LDO EA的负端加进去的，所以bode图相位起点是180度
在我计算时，这种补偿可以把功率管之前那个点的极点与输出级大电容的极点分离出来，没有算出有右半平面的极点。
人家第二级是跟随器，你的第二级是共源放大器
应该尽量减小loop bandwidth
估计是你算错了吧，如果AC仿真结果是那样，那肯定是正反馈引起的右极点，虽然你AC看起来PM是足够的，但仿瞬态的时候会震荡，也是很正常的，因为正反馈本身就不稳定，AC的时候是人为设置的工作点，瞬态的时候并没有建立在你所需要的工作点上面工作。这个时候，AC是不准的，PM这些东西都没用了。估计这电路其实工作点有不止一个，AC的时候是一个，瞬态的时候它稳定到另一个工作点上去了。至于正反馈的引起，我也不知道反馈环路是哪条，你自己再研究下吧。
另外，采用右极点，很危险~尽量别用
好想知道电路中右半平面极点产生的原因，很纠结
这个电路不错
LDO工作于大信号状态，随所带负载的不同所谓DC工作点也不同，所以不能用某个点AC仿真来判断其稳定性
除非你愿意对所有可能工作点逐个进行AC分析，否则还是选择对闭环状态下在输出端加一个阶跃电流进行瞬态仿真，如果输出电压会的阻尼振荡不大于3个，就可以认为LDO是稳定的。
从你的bote图上看，应该是在p2/p3的地方，构成了一对复数的共轭极点，相频在那儿出现了180度的变化。
这个应该源头是Rincon Mora发在JSSC上的一片paper，原理还是一个简单的米勒补偿，只是一般米勒补偿重负载时需要的电容很大，
至少50pF以上，所以为了减小面积，引入了电容倍增技术，电容倍增技术也不是什么新东西，这个在PLL领域应用很广泛。电容接入点的
两个电流镜是有一定的比例关系的，最终电容在被米勒放大的同时会被这个比例放大，理论上如果纯米勒需要50pf，电流镜的比例是10，这种结构就只需要5pf。但是这个环路在高频下会表现出zero特性，所以还需引入了一个小电容环路。但原理上这种电路都应该是两级的，中间应该是source follower级，你现在是3级，我个人觉得现有的结构是不大会稳定的。
folded cascode根本就不能利用这样增强型米勒补偿电容，只有OTA才行，自己算算OTA的一端是符合放大这个电容就知道为什么了。生搬硬套，问题多多.......
说的详细点，我算的时候没有出现右半平面极点啊，相位上升应该是右半平面极点造成的
Active Capacitor Multiplier in Miller-Compensated.pdf你说的可是这篇论文?
你说的正反馈在这个电路是怎么造成的?
是产生了对共轭极点，不过正常的共轭极点的相位应该是往下走180度，这个是往上走了180度
瞬态仿真时阻尼振荡少于3个，是不是代表流片结果功能正常的可能性就比较大呢?另外想问一下，1u的陶瓷电容ESR大概有多少
对的，可以一看
这个可不能有任何的侥幸心里，仿真都不过，流片不可能好
原著：Active Capacitor Multiplier in Miller-Compensated.pdf---Mora
山寨：《Design of an LDO with capacitor multiplier》---Journal of Semiconductors,华科小硕
读完你就懂起了.......
多谢啦，太需要这个了
可以把这论文发给我吗? 或者贴出来，邮箱zjwu508@126.com.我去下载 下不到
Active Capacitor Multiplier in Miller-Compensated Circuits
这里有，求另外一篇文章
http://bbs.eetop.cn/thread-294260-1-1.html