微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > PLL/CDR jitter peaking的问题

PLL/CDR jitter peaking的问题

时间:10-02 整理:3721RD 点击:
PLL/CDR jitter peaking在高频跟低频各自的原因为何 该如何解决?
我只知道可以overdamping by increasing RzCz, 但是可以一直增加吗?

同问这个问题,希望前辈来解释下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top