微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 芯片内部的clock(Ghz 量级) jitter怎么测试呀?

芯片内部的clock(Ghz 量级) jitter怎么测试呀?

时间:10-02 整理:3721RD 点击:
各位大神,
现在有一个jitter测试的问题想向各位请教一下。
本人做了一个2.5Ghz 的PLL,供chip内部电路使用,预期的peak-peak jitter在10ps左右。片子现在已经回来了,在板子上进行了测试,测试结果显示peak-peak period jitter的值是40ps。那么问题来了,因为PLL的输出是经过分频,然后又经过LVDS pad送出,在板子上也走了一小段,所以本人觉得这40ps的jitter并不能反映PLL的真实性能。 各位大神有什么高招可以在板子上测得比较合理的内部PLL的jitter吗? 谢过。

顶起。

ding qi......

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top