PLL的带宽为何要选择为输入参考频率的1/10~1/20？

我记得好像是为了在输出的波形中滤掉输入信号的谐波。

这个问题提得很好，很基础，学习了。顺便挣点分下点东西

多谢解答。

很多资料好像写考虑到stability的原因，但是不知道理由。

带宽小于输入频率的十分之一才能将锁相环近似看成连续系统，带宽过大pll就必须当成离散系统来处理了。这是出于稳定性的考虑。

多谢楼上的解释

谢谢执教

学习了.

haodongxi

1/10以后，通常pll可以看成一个连续的系统，你的matlab simulink model分析的PM等才有意义。
因为本质上来说,pll本身有很多离散性，比如pfd
所以现在ieee上建立离散pll model的paper也有不少

又学到一些知识，谢谢

1/10看成连续系统这只是一个原因
主要的是如果接近的话，fref调制PLL，产生的spur怎么抑制

为了连续近似
我是这样理解的：这主要是对charge pump PLL 来说的，因为这种结构中的鉴相器具有离散特性，为了能够使用系统函数
这个强大的分析工具，需要把离散特性近似成连续特性，而在每个周期（输入信号Tin）内电荷泵对电容冲一次电，LPF的
电压上升一个台阶，为了得到连续近似，要求在LPF的电压达到所要求的值之前的过程中，电荷泵对电容充电的次数要多
一些（比如十倍的关系），所以锁定时间T应该为Tin的十倍左右，即PLL带宽为输入频率的十分之一

謝謝大大分享這麼好的資訊,來研究看看

研究研究,谢谢各位哈

应该是为了连续考虑

学习了，电荷泵的电流在matlab simulink中怎么样设置呢?

回答得好，感谢一下

1/10是出于稳定性的考虑。
1/20是出于对带内噪声，和锁定时间的考虑。也可以更低，比如1/30。

推荐看Gardner的锁相环文章，个人以为就是为了使用S域模型才要求1/10~1/20的，对于二阶锁相环，只要环路带宽小于输入角频率的1/pi，就可以保证稳定。

感觉和开关电源带宽选择的道理是一样的
一个是为了保证在现有线性的处理下能保证系统有较好的相位裕度
其二是由滤波决定，带宽频率高了，输出的高频抖动就会增大

多謝解釋
感激

PLL 的带宽设置为1/10~1/20主要是基于Charge Pump PLL来说的。
由于PFD会在每次CkREF的Rise Time（Fall Time）和CKFB比较一次相位，也就是Cp的充放电是以CKREF为周期的
由于PLL是Close Loop的系统，存在Close Loop Respoose，每次充放电在LPF形成Ripple，为了比较好的抑制Ripple
只有PLL的带宽比较小才可以，工程上的经选择1/10~1/20之间，主要基于一下考虑：
1是PLL的带宽越小，C就越大，不利于集成；
2是VCO Noise是高通的，带宽越小VCO的Noise的贡献越大
这是一个Tradeoff，主要看面积和Noise。
在某些内型的PLL中就需要这个比值更大，例如Fractional PLL Delta-sigma PLL,这个比值一般在1：100~1：200之间，没有什么绝对的。

同意，都是依情况而定，并非一成不变的

LPZHU说得很好，我做的FRACTIONAL PLL就是1/200

如LPZHU所言, 端看設計的要求而定, 想想, 如果PLL輸出是40GHz, 取1/10頻寬就是4GHz, 這將是很大的一個頻寬, 很多不想要的現象就會出現, 頻寬最好能統合輸出入頻率, 鎖定時間, 相位雜訊, 採用的電路結構, 晶片面積, 應用的地方...等系統參數進行設計

学习了

嗯，讲的很仔细！

我想请教一下在设计PLL时，是由参考频率确定环路带宽 还是反过来由带宽决定参考频率，谢谢