关于verilog-a的求助
时间：10-02
整理：3721RD
点击：
用verilog-a写了一个器件，怎么做可以使器件的参数能够在symbol外部设置，例如宽长比之类的，先谢谢了~
需要编辑这个cell的CDF参数, 可以参考cadence ahdlLib中的cell及CDF的帮助文档.