关于Razavi书上的一个问题

本人最近刚开始学习模拟CMOS，正在拜读R大师的书，在中文版P104上图4.33相关的问题中，为什么“此时电路的差动增益近似位没有PMOS电流源的5倍”?
个人理解是由于流过的电流减少了4/5,在相同的|VGSP-VTHP|情况下，gm减小4/5，M3的等效阻抗相当于增加了5倍。所以增益增加5倍。不知道这么理解有没有什么漏洞，希望高人指正。

二极管式连接的MOS管的等效电阻为其跨导的倒数。减小电流，即减小跨导，即提高负载电阻，即提高增益。电流减小为原来的1/5，那么过驱动电压不变的情况下，其负载电阻变为原来的5倍，Gain=gm*ro，故增益变为原来的5倍。
要提高管子的本征增益，就要通过减少电流从而减小过驱动电压，或者增大L。

非常感谢，最后一句话，通过减小电流而减小过驱动电压是什么意思?我一直以为如果没有电流源偏置的情况下，是VGS决定的ID，再有电流源的情况下没有考虑过，这样会不会使放大的MOS进入线性区呢?
请解释一下吧。

MOS管的饱和区电流公式为 Id= 1/2 * Un * Cox * （W/L）（Vgs-Vth）^2 在工艺确定的情况下，Un、Cox、Vth为常数，在设计确定的情况下宽长比（W/L）为常数，这样，漏极电流就只受Vgs控制了。显然，Id正比于Vgs。至于你考虑的会不会进入线性区的问题，这是在具体电路里面的问题了，如果是电流镜负载的，各个电流源的误差可以由电流镜补偿掉，而在全差分输出中，这个误差就必须单独设计补偿，就是共模反馈了。

这句话跟你的最初的提问没有关系。减小了电流，在宽长比不变的情况下，过驱动电压不是减小了吗

恩，单从这句话，是很好理解的，谢谢！

那提高本征增益跟减小电流有什么关系啊?