fractional-N PLL

最近在搭小数分频PLL的simulink模型，仿真的时候遇到了一个问题。MASH 1-1-1 结构的SDM，在输入一个小数，比如0.3时，输出的控制信号是在-3~4之间，周期为20，SDM的驱动信号为参考频率10M
这样一个周期性信号会在滤波器的输出端产生一个10M/20=500K的谐波，导致最终的VCO输出在fo附近出现谐波，这个问题要怎么解决。

加dither啊

谢谢回复，我有好几个问题，能不能加一下您qq详细讲一下，谢谢

1）把MASH第一级的寄存器初值设为基数
2）加抖动

dither will help you