求助PLL相位噪声仿真

求助一下各位，最近在仿PLL的相位噪声，我看了论坛里的方法，大多是分模块仿真的，有PFD+CP，LPF，VCO,divIDER，想问一下可不可以直接将PFD/CP/LPF放在一起仿真，会有什么区别呢?还有分频器预分频是用模拟搭的，计数器用的verilog代码，仿真的话是仿整体输出的相位噪声么?求助各位大神不吝赐教，谢谢！

自己顶一下，求助

没有人啊。

你想想要怎么仿真?