RF 5g分频器的版图问题

设计的margin不够吧

提高电源电压。话说你不够是差多少?还要留margin的。什么工艺，什么结构?

TSMC .18工艺，三分频结构，版图仿真四分频。忽略out线寄生是三分频

提个建议哈，在忽略out线寄生的原理图上自己加理想电容，模拟out线可能引入的寄生，然后你看加到多大的时候电路就跪了。那就说明out线寄生最多引入那么多的电容。如果layout实在达不到，那就重新设计=。=

不知道你是什么工艺，低于10ghz 一般都是秒过，很少在divider上出问题

你好，我是将calibre 提取的cc和c加到电路上，仿真正常。我明天试一下你这个方法

你好，tsmc。18工艺，5G的三分频分频器，就ss工艺角不行。在ss125前仿5.2g波形变差，6g变为四分频。是因为电路设计裕度不够吗?

这个显然

才提了C和CC 电路的margin 就不够了。估计要修改原理图optimize电路了。
提了R之后，电路可能会有一些不平衡。
Bear in mind, 最后要提R+C+CC。
提取R有助于发现电源线，地线走的是否够好。

0.18um 5G以内没有问题

标题

请问5g频率一般裕度多少，电路仿真做到几g?

之前遇到过相同的问题，后来发现仿真器会对结果有影响，用spectre仿真结果不对，也是3分频出现4分频的情况，换成hspice结果就是对的。流片测试结果是分频器工作正常