如何用VerilogA编写激励信号
时间：10-02
整理：3721RD
点击：
各位大神，请教如何用VerilogA语言编写一个激励信号源，比如一个脉冲信号，谢谢指教！
如果是在cadence环境下，可使用analoglib库里的vpwl设置实现脉冲信号~