在同一工艺下，PMOS的最小尺寸为什么比NMOS的大点？

p载流子是空穴，迁移率比n电子小。为了做平衡的cell，p的宽度要比n管大，已达到同样的驱动能力。

我是从数字电路角度说的，从模拟电路角度呢?

感觉不是这个原因，我用的0.8um工艺，NMOS最小尺寸是0.8，而PMOS是0.9，两者差的也不是很多。为了相同的beta，PMOS尺寸一般是NMOS的2~3倍。是不是工艺的原因呢?

求大神解答！

应该是工艺水平的问题，在p注入和n注入时要用不同的mask套刻，后一层略大于前一层便于对准。
以CSMC mix 0.5um的工艺为例，n的最小线宽的0.5，p的是0.55；但在同一条线上跑的，1um HV的工艺，n管和p管的最小线宽都是1.

6楼说的看起来很有道理····

好想知道确切原因