微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 在cadence中用spectre仿真出现如下错误

在cadence中用spectre仿真出现如下错误

时间:10-02 整理:3721RD 点击:
error found by spectre during hierarchy flatteningI9: too many terminals given (3>2)
原理图是用verilog_a写的,建成的symbol 就是error_amp模块

这个模块代码如下: 单独仿这个模块没有报错




问题已解决,因为代码的module名amp与symbol名error-amp不一致

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top