sigma delta ADC 的死区（dead zone）问题

SDM ADC 根本沒有 dead zone 這種東西 這是學術paper的鬼扯 又是一樁學術詐騙案SDM ADC根本不需要dither, thermal noise & flicker noise 本身就是 dither
還有對於SDM 有一個學術界最大的謊言 在這裡順便公佈 就是variable gain model 本身就是超大型鬼扯 只有 linear model才可以相信

死区问题是存在的，只是好多人碰不到，我不幸碰到过一次，搞了我好久

多谢楼上2位的解答~！不过还是想问下这个死区的定义是什么呢?

多谢您的解答~！不过还是想问下这个SD-ADC的死区的定义是什么呢?描述的现象时?

多谢您的解答~！不过还是想问下这个SD-ADC的死区的定义是什么呢?描述的现象时?

SDM ADC有deadzone 這是我研究SDM十多年第一次聽到也想不到 可以幫忙解釋一下 SDM deadzone嗎?

SDM ADC有deadzone 這是我研究SDM十多年第一次聽到也想不到 可以幫忙解釋一下您遇到的 SDM deadzone 現象嗎?

我也不懂，問一個朋友說是 調製器或者ADC的輸出010101循環。不懂啊，求指導

那個信號循環似乎就是類似 limit cycle oscillation (會在輸出頻譜產生固定 tone 通常發生在 ideal 數值模擬 DC input 的情形下 不斷重複的數值解 而且頻率根本與 input DC大小沒有特定關係 端看數值解的情況)但是這在 SDM ADC 實際晶片沒有overload的情況下不會發生 因為整個晶片到處是random noise根本不可能重複 也就不可能產生 limit cycle oscillation

如果噪声很小的话呢，offset也很小，此时会发生一件事情，那就是随着输入短接，精度很高，类似0101，但是不是完全，略增大输入，此时精度会变差，体现在频谱中有tone, 输出体现为有谐波，再增大输入，精度恢复正常，这里就发生了死区现象

這個叫 limit cycle oscillation 不叫 deadzone

超高精度的地方怎么说，也是振荡?要知道这时候改变信号是对输出没有任何影响的，不是死区?

那是你設計的問題 設計上就要避開 你說的deadzone就是limit cycle oscillation 你做到幾bit? 24bit? noise level 幾個 uV? 你們是哪一家公司啊? noise level主要來源應該是SDM ADC前面的PGA吧 我以前親手設計的 24bits ADC也沒你說的現象啊. 你們設計上有瑕疵

这个本来就是由于增益过低引起的问题，教科书上也写了是由于增益低引起的客观存在的，别人研究的成果被你一句学术骗局就否定了，你可太强大了

dead zone是dead zone, pattern noise是pattern noise, 两个问题表现的现象是不同的

你是說哪一個問題 學術上很多騙局是真的 教課書也是很多有錯 你不相信等你練十年後再來驗證 不然你用paper去搞吧 有什麼問題你自己搞不要來問我

好 你說deadzone就deadzone好了 大家高興就好 有問題不要找我

paper裡面有多少地雷你們知道嗎? 以後你們自己照paper玩

未來可能公佈24bit SDM ADC + 24 bit PGA + DSP 設計完整步驟 會有百萬人是你的敵手 你白努力了

dead zone是增益低导致的...使得输出没有变化。

怎么公布?在哪公布?

就在這裡擇期公佈 只是幾個檔案而已 目前還沒時間開始著手寫 看完馬上上手 設計SDM包你行雲流水

好厉害的样子。求看。

欢迎欢迎，我也想看看做了10几年的写的高深的东西

那ADI的richard schreier也是忽悠人的咯

ADI 決不騙人 只是在重點上會輕描淡寫 但是我都用力看出來

還沒開始寫 等我寫好

翘首期盼啊

比如哪些地方，不如指点一二?