微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 低电压系数的MOS电容底层极板为什么要重掺杂

低电压系数的MOS电容底层极板为什么要重掺杂

时间:10-02 整理:3721RD 点击:
ALLEN 35页上讲为了获得低电压系数的MOS电容,底层极板一定要重掺杂扩散。小弟不懂为什么要重掺杂?见图中N+底层极板注入。


使耗尽层的宽度变小,这样在电压变化时就能减小耗尽层电容的影响

这样做是不是有点像Native NMOS, 或者像耗尽型的NMOS,在栅极没有加电压时就有沟道形成,降低了阈值电压?

跟耗尽管的处理方法类似。所以耗尽管很多时候用来做电容用,在很低的电压下电容不会下降太多。native跟这个是不一样的,native的沟道是没有进行掺杂,表现出来的特性接近耗尽管而已

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top