PLL 的wc和wref

我们一般认为，如果已知一个运放的单位增益带宽积GBW，那么运放实际工作时 输入信号的频率一般不会超过这个GBW，不然就起不到放大的作用；
那么同理到了CPPLL系统，一般要求wc<=1/10 wref, 那岂不是工作频率远远大于wc（也就是GBW)，怎么可以这样呢，那不是整个闭环增益很小啊，
有大大能帮忙解释下为什么要这样吗?
如果单是从滤除高频分量角度来考虑的，那么只和LPF中 C1+C2的总值有关系，只要 ICP*Tref<<V*(C1+C2)就可以了，为什么已经要搬出wc这个概念呢?

对于OTA，只要输入电压的频率小于Wc就可以了；
对于PLL， 只要输入频率的频率小于Wc就可以了。

从phase角度分析

但是 不是要求wc<=1/10 wref吗?

能麻烦解释一下吗?困扰已久

Phase domain,

PLL has a low-pass response with respect to the input PHASE signal (ph_in).So the INPUT PHASE variation could be passed through if its variation frequency ranges from DC to wc.Phase variation should be filtered if its variation frequency is higher than wc.

PLL系统本质上是一个离散的数字系统，这个系统的采样频率是Fref，因此分析系统从离散转成连续的s域传递函数时要做一个零阶保持，就是对系统的开环传递函数多乘上一个（1-exp(-Ts)/s），这个项会引入一个相位差恶化系统的相位裕度，因此必须将环路带宽设置远小于Fref来减小它的影响。

另外闭环增益和带宽没有关系

书上说“当Wc<=0.1Wref时，才能将PLL近似成连续时间系统”。