微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 求助:CP PLL的环路带宽的问题~

求助:CP PLL的环路带宽的问题~

时间:10-02 整理:3721RD 点击:
毕设要做一个GPS频率综合器,采用电荷泵锁相环结构,关于锁相环的Loop Bandwidth,这到底是个什么参数?具体怎么求啊?还有它跟Loop Filter的带宽有什么关系?
如果环路是一个二阶的,那么环路带宽跟阻尼系数和自然角频率有什么关系吗?
先谢过各位了!

同学你查过资料了吗?

同学你查过资料了吗?

我建议你把锁相环的书好好的看一遍

The loop filter defines the location of the "zero" and the high-frequency "pole".

看了一些资料,貌似都在讲环路带宽的大小和相位噪声、系统稳定性、稳定时间的关系......能否麻烦您简单回答一下我的问题?

锁相环也是块大内容啊,怕没时间好好研究了,毕设得赶紧先完成了~以后可以慢慢看,不过得先把眼下的事解决了~

这个样子做设计不行的

本科还是硕士啊?

上一篇:偏置电压问题。
下一篇:cscope的license

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top