图中的两个PMOS管起什么作用？

hysteresis voltage value

POR电路，加快上电瞬间高低电平建立，增大SR。

请问可以在那里看到这个电路的原理的讲解呢?求明示吧，

输入端为+，则第一级输出为-，第二季输出为+。被反馈到pmos。假设这是输入端有一个正电压脉冲，则第1级输出为一个负脉冲，第二级输出为一个正脉冲，加在pmos上。则这时pmos电流变小。那么输入端电压则进一步增大，以使pmos2电流减小。如此，便使得整个输入脉冲更快输出一个更正的正脉冲。

这电路很简单，自己分析就oK吧。

我想知道作者为什么提出这个电路，也就是这个电路的前世今生

而且第一个反相器接到靠近电源轨的PMOS的栅极可以理解，但是下面的那个PMOS的栅极再接到前面的输入端不理解，完全可以不需要那个PMOS呀?

个人认为，这个电路是为了增强掉电时的反应时间，如果输入起始状态为高，则两个PMOS都是关断的，如果输入端瞬间被拉低，则下面那个PMOS管马上处于导通状态，而上面的PMOS管的栅极电压只要被拉到VDD-VTH即可导通，从而使得第一个反相器输出端向上阶跃尽快建立，lz问的下面的那个PMOS管的作用，你可以看下在输入端给一个向上阶跃信号时，如果没有那个PMOS管将这对PMOS通路同时关断的话，反馈会导致第一个反相器输出端向下阶跃时间增加。

为什么不直接把输入接入两个PMOS的栅极呢?就高低电平来说，2个PMOS的栅极电平是一样的呀?

什么意思?求祥示呀

为了产生迟滞的，这个结构由经典的迟滞输入buffer演变而来，第二级反相器后加一个反相器(feedback)连到第一级反相器的输出端。
VH=(M1_p+Mfb_p)/M1_nVL=M1_p/M1_n

哥们儿，有米有那本书提到过呢?或者是那篇论文讲到过呢?求指点呀，