微波EDA网,见证研发工程师的成长!
搜 索
首页
微波射频
射频和无线通信
天线设计
硬件设计
PCB和SI
通信和网络
测试测量
应用设计
研发杂谈
研发问答
首页
>
研发问答
>
微波和射频技术
>
RFIC设计学习交流
> 65nm进行DRC时这个报错是什么原因啊?求解啊
65nm进行DRC时这个报错是什么原因啊?求解啊
时间:10-02
整理:3721RD
点击:
就是这个图
自顶啊
。
metal最小面积是0.035
恩,明白了。谢谢啦!
是哪家公司的工艺
上一篇:
sigma delta 调制器 simulink积分器非理想因素仿真
下一篇:
电容翻转式采样保持电路问题
65nm
报错
DRC
相关文章:
opamp design in 65nm
65nm漏电
65nm管子的跨导最大值问题
65nm的1.2V的transistor的punch through电压是多少?
tsmc 65nm mismatch model
用过SMIC65nm的朋友进!请教下
栏目分类
移动通信
微波和射频技术
无线和射频
PCB设计问答
硬件电路设计
嵌入式设计讨论
手机设计讨论
信号完整性分析
测试测量
微电子和IC设计
热门文章
大家在cadence中怎么测试电路
PMOS管的小信号模型与NMOS的相
constant gm偏置电路有什么好
Cadence IC 615用MMSIM12.1
hspice 中瞬态仿真(tran)使
用HSPICE仿真LSTB问题
hspice 2013 错误invalid
hspice 波形仿真显示no dat
Copyright © 2017-2020
微波EDA网
版权所有
网站地图
Top