微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > hspice的layout

hspice的layout

时间:10-02 整理:3721RD 点击:
芯片设计时一般是画好电路图后做layout还是直接画layout图啊?

首先我没见过hspice能做layout,另外不知道电路还没设计你做的是什么layout?

有点晕,本人小白,请见谅。这边研究室用cadence,layout不是也带电路的各种元件么?现在是把一推电路缩进一个芯片,大概流程能说下么,芯片设计的流程?反正仿真都是选hspice那项。

xuexi d

hspice是synopsys公司出的仿真工具,candence只是挂上了接口,版图是用vituoso完成的。

基本流程都不知道,还怎么去做layout?

别太激动前辈,这位大概是本科生刚开始做毕设。

本科生做毕设都知道eetop了。我毕设那会儿就知道对着课本抄书了。

design -> schematic entry-> sim(hspice /spectre ... )-> check -> layout(virtuoso/ laker ...)-> lvs/drc -> extract lpe -> post_sim -> check design
schematic entry
ecs /ams
adp
composer
sedit
viewdraw
sim tool
many many
eldo
hspice
spectre
smartspice
fast spice
hsim
adit
spectre turbo
finesim
xa spice

前辈,关于有没有必要开一个“新材料与新器件”板块,能否给点意见?

板主自己訂 ..
新材料与新器件 應該算半導體工藝 只是
EETOP 把工藝跟 package 混一起
集成电路生产/封装/工艺
很怪
process工艺and package封装
本就兩個不同層次

唉 主要是这边工具书都是英文的看不太懂啊,原来都是用单片机,现在弄芯片的得从头学起啊。

的确不太懂!有没有推荐的教材啊,只用hspice的。

谢谢前辈~阁下看法我会认真考虑,也和坛主反馈下~

先看下集成电路的基本概念吧…

电路当然懂些啦。软件不太会

是集成电路,不是电路。集成电路的概念还包括版图、工艺等。先看下微电子学,版图的艺术,cmos模拟集成电路设计,hspice应用手册等等。

这个支持!不过版内了解这一块的还真的很少!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top