VCO线性度

请问大神门：
PLL中使用的VCO，对其输出频率（Fout）与控制电压(Vcon)的线性度有要求嘛?
是二者的比值（Fout/Vcon）接近一个常数比较好呢?还是无所谓?
本人所阅读的论文中没有提及这个问题的，可能是鄙人阅读量比较小吧，
还请各位予以指点。

谢谢！

这比值称为VCO gain 或是 oscillator gain, 单位是hertz/volt, 设计PLL 回路时一定会用到
至于它有没有一个最佳常数? 其实没有, 它是跟系统规格有关, 譬如frequency, phase noise, locking time....., 一般讲授PLL的书都会提到

学习过PLL的内容，不对的地方大侠们纠正下，验证下个人理解：
1.Kvco线性度并不太影响PLL的设计，一般来说在Kco的线性度和MOS，Res，Cap的线性度决定，在vco设计时，在电路工作的动态范围内，线性度都不会差到哪去，应该远小于PD，CP线性度引起的系统问题；
2.Kvco对PhaseNoise影响比较明显，在带宽，捕获范围容忍下，应该做的小一点比较好，应为PhaseNoise和Kvco^2成反比。

谢谢您的解答，您提到了捕获范围的问题。再问一下：在tt,ss,ff，工艺脚仿真时是不是都必须覆盖VCO的输出中心频率。

应该是必须的，而且最好是后仿，而且要覆盖温度引起的频率误差。

如果你的VCO频率范围跨度比较大的话,kvco最好还是线性的吧,保证环路带宽！