bandgap的设计疑问。总是没法做成S型曲线
（Piero Malcovati, Franco Maloberti, Fellow, IEEE, Carlo Fiocchi, and Marcello Pruzzi）。
已经调试过N次，发现无论怎么调，都调不出凹型或者S型的曲线。曲线的结构总是类似于论文（徐勇，王志功——一种高精度带隙电压基准源改进设计）——凸型的曲线。
虽然高阶补偿也做了，可是就是出不来。
采用的是CSMC 0.5um的工艺。所有的电阻都有温度系数（貌似有些工艺没有）。但是采用了理想电阻还是凸的曲线。在温度-10~110之间，温度变化为8mv左右。
想问问，是否bandgap的曲线是否也和工艺中的MOS有关。还是在做高阶补偿的时候，一阶曲线需要调整为什么样子。
这个是标准的一阶补偿曲线，说明你的二阶补偿没起作用~
如果已经做好了一阶补偿，那么为什么二阶补偿对曲线的作用是将曲线加速下降，比如最高点在更底的温度或者更高的温度，就是不会使得曲线变得更平整或者凹型。附上电路图
另外主要想说一点，是否工艺会影响一阶补偿的最终(delta)Vout的大小。
首先，可以确定工艺只要有一阶补偿效果，如果你的二阶补偿设计中有，肯定能出现。
但我看不到你二阶补偿的机制
这种delta（VBE）补偿方法是常见有效地的
这是随手搭了一个电流模帯隙（没细调，两者输出也不等）结果仅供参考
还是有二阶补偿的，可以参见第三路BJT（PNP）管连接到了放大器的两端。这个结构与尚文中提到的JSSC中是一样的。
二阶没有起作用，一介好像也能做到3mv以内
请问你用的是什么工艺?用了哪几种电阻?
我用的是glouble foundry工艺，用来演示电阻就用理想的，若用有负温度系数的电阻，一阶补偿会更好
www. eetop.cn/ blog/327307以后将会看看这个人的分享，MARK到这个帖子里！
仿真做成s曲线没有太大意义，是凑出来的结果，实际测试是什么结果
仿真的东西太假了，变一变corner，加点offset，结果可能天差地别
反正我从来没测到过S曲线
把起高阶补偿作用的那两个电阻调小一点
不从一点，与其做成二阶补充，还不如先把架构搭好，现在的结构PSRR太差，不实用
是啊，如果考虑失调与工艺角，二阶补偿根本没什么用
鹅鹅鹅饿鹅鹅鹅呃呃呃呃呃呃呃呃
那都是RUN 好看
實際 DIE 出來幾千顆看才準..
model 準不準都是問題
一堆MODEL 是用 macromodel (subcircuit) 更多問題
我主要针对的是工艺偏差，而失调是芯片内部不对称不匹配引起
我指的工艺偏差是指大批量产时，芯片于芯片间的离散程度
主要是因为
（1）同一个wafer上不同位置的die
（2）同一批次中不同wafer上die
（3）不同批次中的die
工艺稳定会影响bandgap的初始精度
这方面主要关系到器件参数
（1）电阻绝对值的精度 约+/- 20%
（2）pn结电压等
这些其实受工艺决定，比如doping density ,the depth of difussion,
doping profile 等