微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 关于芯片功耗测试和关于芯片功耗仿真与测试结果差别(模拟,混合信号电路)

关于芯片功耗测试和关于芯片功耗仿真与测试结果差别(模拟,混合信号电路)

时间:10-02 整理:3721RD 点击:
关于模拟,混合信号电路,大家伙来讨论下是怎么测试所设计的芯片的功耗的?还有如果使用cadence仿真,得到的结果与测试差别多少?

我也想知道,貌似仿真不是太准,他们都说以实测为准

指望模拟和测试一样, 那几乎不可能, 不过有二种选择 1.根据客户设计环境下的器件,定制模型, 你不用管半导体厂的模型 2. 把半导体厂的模型更新到和量测出来的一致, 然后进行设计.国内的那些半导体厂的PDK 没有TSMC好, 经常发生这种情况, 如果要附加值高的东西, 建议多花点钱到好的FOUNDRY流片.

实际CP测试出来的结果,同一片wafer上数字功耗都会有上下百分之十几的偏差

应该差不多吧,要不然模型是咋建的,仿真有可能仿得不准倒是有的,和条件设置,模式设置有关。

你说的很好。不过我发现实际测试当时有管脚漏电的误差,这个数据我不知道如何测量?另外实际测试结果还有输出buffer的功耗,我也想要减去。
如果使用实际测量总功耗减去输出buffer的仿真功耗,粗略测量结果(5.28mA)是仿真结果(5uA)的一百倍。我觉得中间肯定有地方错了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top