PLL中LPF的实现

看到有很多论文都说到了PLL中的LPF的实现，其中电容可以用MOS电容来实现的，这样大大减小面积，可是问题就来了，MOS栅电容是随着上面的电压变化的啊，在宽频率输出的PLL中，压控电压的变化范围是比较大的，从而MOS电容也在发生很大变化，进而引起环路带宽，总输出相位噪声发生变化，那我就有疑问了，工程上做PLL用MOS电容可以实现吗?是不是与系统所要求的精度有关?

栅压大于阈值电压后，电容就几乎不变了。因此保证VC大于阈值电压即可。

您好，非常感谢您的回复，请问您有去仿真去验证VC大于阈值电压后确实电容基本保持不变这个特性吗? 在Cadence里面,我在Cadence里面用了一个普通NMOS管然后连接成MOS电容的形式，栅压扫描范围 ：0~电源电压，仿真其电容，发现其电容一直在增加，没有保持不变的趋势

关键增加多少，增加1%也是增加，要学会自己判断，变化多少是可以接受的