学习veriloga时，遇到几个问题

我编写了一个veriloga的程序，但是有错误不知道是怎么回事，请教大神~
请问我这样定义输入有错误码?
input vin，vsw1,vsw2,gnd，vdd;
还有一个问题说是我的误差超过了最大容限，maximum allowable errors exceeded?是怎么回事?

input是可以这样输入的，

你可以阅读课本 "The designer's guide to Verilog-AMS" by Ken Kundert,
它提供了大量的信息，并如约 veriloga

感谢小编分享，新手入门必备的工具书