将要流片，请教一下大体流程
时间：10-02
整理：3721RD
点击：
我们实验室12月份要流片，我之前有很多fpga的基础，现在也在学cadence。请教一还需要些什么工具以及大体流程?
coding要用verilog，求指点！万分感谢！
coding要用verilog，求指点！万分感谢！
真有钱
rtl综合使用synopsys 的dcfamlity 使用fm 后端用icc 或是 encounter 查timing用pt 仿真使用vcs or something else
谢谢，那请问cadence可以做什么?还说你说的那些软件已经嵌在cadence里面啦?
实验室正好有机会，嘿嘿
icc一般导出0层版图 用cadence的virtuso导入所有层