LDO 的 重要问题
这个10mV应该是你仿真时候的失调
你LDO是闭环工作的闭环增益也就近似（1+R1/R2）,10mV乘以（1+R1/R2）,也就10mV多一点。你的开环56dB只影响闭环增益（1+R1/R2）的准确度。
能上电路图和仿真图么?
你的误差放大器的增益是多少?
10mV?如果是输入端的压差的话，感觉不太可能啊。
3楼正解
从你的解释来看，我想他的电路的EA的增益应该只有20~30db最多了吧?
EA增益>60dB，也有可能大于70dB，这得看他的具体电路。
3 说的对的
LDO有反馈回路，反馈回路会使得系统稳定~
谢谢上面的答复，这个8mv首先确定不是失调，而是实际需放大的信号，error amp的增益是48dB（250倍），只有这样，误差放大器的输出才会被放大到接近vdd（假设vdd=3v，则vo=2.8v），从而是PASS 管进入亚阈区，满足空载状态下只在电阻串上消耗几个uA的电流条件。实际stb仿真出的总的56dB的环路增益是在error amp不再正常偏置下取得的（8mV的差分输入电压差），这个环路增益里包含的error amp开环增益只有35dB；10mV×56dB这个说话没有意义，三楼的说话很对，可以评估失调电压以及vref的变动对输出的影响。
呃，其实我的问题就是，你的放大器输出端电压这么高，pass管工作在亚阈值区，那么这个LDO的驱动能力如何?感觉驱动电流会小的可怜啊。
PASS管在空载状态下难道不是工作在亚阈区吗?电路的静态功耗20uA，驱动能力10mA～100mA，驱动能力与电源电压是相关的，Vdd越大，驱动能力越强。
你貌似搞错了LDO是怎么工作的。
假设电源电压不变。在不接负载的时候是亚阈值区，在接负载的时候怎么就能进入饱和区了呢?如果可以进入饱和去，说明你的Vgs和Vds肯定有变化，一旦变化，你的LDO还有稳压作用么?
谢谢关注，
如果电源电压一定，随着负载电流不断增大，pass管会由亚阈区过渡到饱和区再进入到线性区；
当静态功耗很小的时候，大尺寸的PASS管空载时难道不应该处在亚阈区接近关断状态吗?难道
直接处于饱和区?如果这样的话，PASS管的尺寸会很小吧
for sure Vgs will change however i dont think Vds would change accordingly...
当没有负载的时候，EA输出会很高以保证PASS管电流很小（20uA?）。此时EA输出很高时其输出的偏置点变高了，会产生失调电压也会降低增益，输出失调再除增益等效到输入失调电压。
如果你的驱动能力有10mA，你稳的压是多少?假设2.5V的话，你接个250ohm的电阻上去看看工作不?
如果vds不变，由电阻分压输入EA反向端的电压也不变，那么VGS怎么会变的呢?
“失调电压会降低增益”?你说的我完全看不懂啊。
vds_sat might change accordingly with Vgs but Vds is supposed to be not as long as LDO still has sufficient gain
服了你了
当EA的输出过高或者过低时，其增益会明显下降！你可以仿真一下EA的增益随其输出DC电压变化情况！是增益降低导致失调电压增加！
呵呵
哦，这下我看懂了。我以为你说的是失调电压导致增益下降。那就反了。
不太理解，你能举个具体点的例子解释一下么?
i would say this is the fundamental characteristic of MOS device...you can find explanation in the 1st chapter of any IC design book...
你说VGS变化的时候VDS可能不变我懂，但是我不理解的是在LDO的反馈回路里，怎么会出现pass transistor的VGS变化的情况呢?
In an LDO, the operation region of the pass transistor might be varying according to the loading , which is equivantly to say Vgs is varying. Yet Vds is not necessarily changed because it is regulated by the high gain loop. Thats why i said as long as the loop gain is still high enough, Vds could be the same.
top的人还是挺耐心的，楼上说的很清楚了。
pmos可看成可变电阻，vgs是它的控制电压，因为反馈环路，vgs随外部条件变化而变化，使得drain电压保持在额定值。