求助 相位噪声 相关问题

最近想做一个全数字锁相环 在DCO中加入了DSM 想知道DSM对DCO相位噪声贡献但是我不知道如何计算相位噪声?
我自己有个想法就是测试出每个周期然后根据周期做4点正弦信号恢复 让后对恢复出来的信号做FFT 进行频谱分析；
请问有没有相关经验的人，求大神指点； 我也想过如果我用verilog 进行建模，也必须解决如何测试相位噪声的问题

你想做time domain simulation还是linear model

建议用ADS建模。那里有模块测量

最好是时域的模型这样和实际的电路一致性更高一些！

ADS 什么东西 科普一下