求助，如何减小时钟边沿对于电源电压的冲激

比如说我一个模块中包含了很多反相器的串联，来增强其驱动能力，但是这样用到的反相器链就比较多，在加上时钟或者数据的速率比较快，时钟对于电源的冲激就比较厉害，请问在数字电路中有没有一些方法能够在实现比较强的驱动能力的同时，尽量减少对于电源电压的冲激没得

1，加大电源驱动能力或者响应速度
2，增大电源盘路电容
3，减慢数字翻转速度，减小瞬间电流。