发起讨论：怎么减小运放的建立时间呢？

增加SR的同时增加GB

加电流加带宽

加电流．．．．．

应该和相位裕度也有关系吧

我的看法是运放的建立曲线其实是一个减幅震荡（或很稳定没有震荡），其在时域上直接与时域曲线方程的e的指数有关，而时域曲线方程就是由闭环频率响应的傅立叶反变换而来，和零极点的位置有直接关系。所以增加带宽，实质上是改变零极点的位置，增大e的指数（负值），提供更快速的响应。

根据实际负载情况来优化吧
平衡两级增益和反馈电容，合理分配两级放大的各自电流

不知道你要求的建立时间是不是很苛刻，如果不是的话就加power 加 面积吧?
如果两个指标都有严格的要求，那就采用其他的电路结构，看看相关paper吧?有很多关于这个方面的比较奇怪的电路结构的，不过，电流设计起来十分麻烦！
个人感觉，不到逼不得已不要用比较特殊的结构，这样成品率很低的，就算电路仿真过了，但是老板考虑的是成品率，所以老板这关你就很难过！

最近看了几篇很老的BJT运放的文章，文章里面提到要提高运放的速度（SR）应该从两方面考虑，一个就是feedforward, 另一个就是减小第一级的transconductance-to-operating current(Gm/Iq),
相对来说，后一种方法更有效

后一种方法与改善slew rate其实是一个道理，最终是要通过增加电流来实现的
但是，如果带宽受限，那就要增加带宽了
另外，增加FEEDFORWARD通路的方法，尤其增加feedforward电容有出现doublet的风险，会恶化建立时间

个人感觉建立时间就是SR+小信号建立，主要在于增加SR和带宽。

弱弱的问一下，建立时间和SR是一个概念吗?见前边的几位高人似乎在说同一个东西。

对于大信号建立，首先是slew过程，所以先要增加尾电流加快slew rate！
然后形成闭环模式，这个时候近似为一阶模型。这时主要根据开环GBW和相位裕度来提高一阶建立时间。
一般要在增加GBW的同时，尽量将相位裕度保持在70度，这样闭环后是临界阻尼，建立最快。
需要注意的是，GBW之内不能有零极点对，否则即使相位裕度够了，也可能大大延长建立时间，
因为建立时间与doublet的频率差成指数关系！

都是高手，好多不懂

弱弱的问一下doublet是什么意思?

就是频率相距比较近的零极点对

我的看法是运放的建立曲线其实是一个减幅震荡（或很稳定没有震荡），其在时域上直接与时域曲线方程的e的指数有关，而时域曲线方程就是由闭环频率响应的傅立叶反变换而来，和零极点的位置有直接关系。所以增加带宽，实质上是改变零极点的位置，增大e的指数（负值），提供更快速的响应。8 O+ H7 k- H！ {" ]7 h
- ]0 K$ ^' P0 y7 w) ^) U8 s4 N0 A


这位分析的比较透彻，是不是零极点越远，建立时间越小，运放的建立时间是不是在建立静态工作点的基础上，处理信号的时间，需要同时考虑大信号和小信号?

不要讲得太教科书了吧。拿着所谓的理论和参数算把，实际差的远得和猜差不多。
往往是仿完以后，再来验算，蛮正确的，但这有太多意义吗?

SR，建立时间，实际上就是电流对等效RC电路的充电时间，这是大家人所共知的。
检查设计电流、管子大小、寄生电容和反馈电容、Gm和ro，就拉倒了。

SR是衡量大信号过程的一个指标

其实大家说的本质都是一样的，带宽，零极点位置.....哦，还有负载大小及充电电流

觉得带宽很重要

减小Gm/Iq的前提是带宽要求固定，其实质其实是减小miller电容

完全赞同！