高压 ESD救急~

3.3V耐10V的难度挺高的，还不如直接用高压管做RC clamp来安全可靠吧

用HVMOS管吧，或者用一个MVSCR（一般的导通电压也就在10~15V之间）

晶圆厂只是给出3.3V的ESD规则吧。如果也给出了HVMOS做ESD器件的规则，那就照着画吧，如果没有给出的话，那就只能自行设计咯。

没有遇到这种情况，可以在网上找找stack esd的paper看看，但是你的10v端口连接的diffusion区域是否会造成漏电，MVTSCR或许可以考虑。耐压和esd都值得仔细斟酌。

我觉得你可以用一个反向diode再串联两三个正向diode，这样Vt1大于10V，但是反向diode要做的大点儿啊

自行设计靠谱不 怎么验证啊

10v的高压可以利用snapback的方式，也可以用MOS conduction的方式。ESD设计很麻烦，不是一两句话就可以说明白的。不过可以先照着3.3v的方法，来做10v的ESD cell。前提是你有钱在foundry反复尝试不同的设计。

简单串联很难实现，需要结合被保护的具体电路、器件来设计

不能随便串联的。一般工厂给出的3.3V的ESD防护器件面积已经比较大了，如何串联来大于10V，至少4个，这样你的成本是否吃得消?
第二，串联会成倍的增加触发电压和维持电压，这对你的设计是否合适呢?
第三，高压的MOS很容易失效，其他楼建议用高压mos我并不推荐。
ESD设计确实很麻烦，你要从器件物理上重新考虑，来设计新的器件满足要求

我之前遇到过这种情况，6V的IO，最后RD确定要到12V，protection的GCNMOS的话从6V改为12V，不过话说UMC的效率真高，也很配合，两三个礼拜就把TLP结果给我们了，DCG参数变得非常大(比6V的大了一倍多)。
所以LZ如果计划不会非常急的话，等等fab的TLP结果再说吧。
补充下，UMC 162nm DNW制程.

謝謝你喔喔喔喔
謝謝你喔喔喔喔

最后一句是亮点！有钱就去反复投实验。自己做结构设计是个烧钱的干活

我设计的ESD用在43V的芯片上，多个产品测试没问题，找我帮忙吧！

找fab吧。

原则上是可以的，但不明白你只有3。3V器件，里面的管子怎么工作到10V 的?

学习了

顶啊！