带隙基准PNP面积大小如何选取？

好像面积不同，vbe不一样，这样会影响你得到的Vref值。
我们之前做过一个Vref，用10x10,Vref=1.25v  用5x5, Vref=1.2v

谢谢作答，我做的基准也是5*5，输出的参考电压是1.25V，是IPAT型的。

考虑噪声和器件匹配的问题，综合考虑选取vertical PNP面积大小。

这样感觉也是有点笼统的哈，不是很理解。匹配这个可以解释，面积小了，工艺的边缘误差会使误差变化比较大，对吧。那噪声呢?和beta也有关系吗，面积小，beta大，是不是输出阻抗就高了?还有人解释下吗?

beta和collector的电流大小有关的，好像会有一个最大值（去看一下书吧，具体不太清楚了）。所以要想有大的beta，那么bipolar的collector电流是有范围的，不能太小。

那你换成10x10看看，其他什么都不要改，电压是多少呢?

好像噪声、功耗和匹配之间的折中

FHAOFHDSAOHFDSOF

好。

好东西。

如果是采用寄生PNP做带隙的结构，Emitter面积大，匹配会好一些的。但是考虑衬底噪声通过寄生二极管的耦合，面积大的，噪声性能要差一些。通常电源管理芯片，对于噪声的要求不是很高，在噪声性能和基准电压精度之间最好做一个这种选择。

折中。

学习了12楼

5x5 10x10 2x2....这是电路设计的原因还是考虑工艺制作的原因?