sigma-delat ADC 高频输入信号

进来看的你们到底知道吗?给留个话。

sigma-delta ADC的能处理高频信号吗?假设我提高电路的整体性能，这样岂不是高精度高速都能达到。要是不能，限制因素是什么?

understanding 上提过过载失真，就是说信号频率太高而不能准确量化，我的意思是假设我提高后边运放的带宽，这样能正常条质量化吗?

SDM 目前分為 continuous time & discrete time SDM兩類. 處理頻率分為low-pass, band-pass兩種如果要處理高頻信號 那可以採用band-pass SDM

您說的高頻信號是多少頻率 某個頻寬的高頻信號嗎 還是0到那個頻率 您的系統需要的SNR,SNDR,SFDR, bits數大概是多少呢?
band-pass SDM有處理中心頻率上限大約100M
那大概是pipeline ADC的範圍
更快100M~1G 大概是flash ADC範圍
更高速 several G就是folding ADC範圍
更高速就是超導體ADC範圍
如果您不在乎成本 不用CMOS製程 使用GaAs製程 可以滿足您的需求
一般高速帶通信號可以透過high linear mixer & low pass or band pass filter 降頻處理 而不是直接用ADC取樣 你不要看台灣很多人在搞sigma delta 其實他們都是業餘的

您好，我的意思是这样的。sigma-delta主要不是处理中低速信号的吗，我现在做的音频20k信号的sdm。今天早晨被问到，假设从0到80M频率的信号，能做吗?

如果是信號完整頻率範圍是 0~80MHz 取樣頻率以非Nyquist ADC來看 至少sampling frequency 要到 80M*2*(2~3) => 至少320MHz取樣頻率
pipeline ADC use time interleave thchnique + digital calibration or flash ADC可以辦到 sigma delta ADC 沒辦法
SDM 要能發揮noise shapping 理論值 OSR = 3 => sampling frequency = 80M*2*3=480MHz 其實OSR = 3 是遠遠不夠的 如果用OP 那麼OP BW 粗估要4G~5G Hz那是不可能的

sigma-delta adc 能做。
你看isscc paper 就有不少
只是做起来比较辛苦，时钟要跑在几G

那我要是不考虑成本和功耗，我完全是可以把运放的带宽调到几个GHz，那样岂不是可以满足要求。您说的sigma-delta办不到是什么意思?限制因素是什么?

CT的SDM是可以做的，时钟确实要很高，但opamp的GBW并不需要你说的这么高

CT的我就不懂了 我是做高解析DT的 我是用DT的理論看

OP的gain要能上去至少要兩級 幾個G的OP 在CMOS製程我看很難 光功耗就很大 如果用先進製程可能可以 但是信號swing 縮小 noise level更小 成本更高

我原来做过一个处理音频信号的结构，2阶CIFB，OSR=256，现在我把输入信号给到20M，Fs此时为10.24G，运放的带宽给到50G，这都是MATLAB仿真，仿真结果出来的结果不正确，只有20dB，谁来指点下。

很多paper都是100顆IC裡面 量到一顆performance好的才寫 而且是賓士級高檔量測環境 一般PCB根本不可能做這麼高檔 這樣搞很可能會虧很多錢 工業化量產不可能這樣 如果公司用paper的搞法 營運前景是相當不樂觀

CMOS OP不可能搞到BW好幾GHz 光一個開迴路inverter rise & fall time就差不多這個數量級 加上負回授保證不可能

用time interleave pipeline ADC 再加digital calibration 可以辦到您也可以試看用CT SDM 信號到80MHz clock jitter 對SNR影響就很大 所以你還要一個很好的PLL如果CT SDM 可以辦到但是 clock rate 高 就是OSR很高

这是仿真波形，Fin=20M,Fs=12.5G,OSR=256,

Fs=12.5GHz?光是OP就可以搞死你了，你能做一颗频宽12.5G，gain又能上100dB，你可以应征NASA，说不定可以做出钢铁侠！

如果他可以搞出來這種OP 我建議他應徵 洛克西馬丁 (Lockheed Martin) 超空間跳躍科技就靠他了

先不考虑电路实现，MATLAB的在仿真20M信号时，信噪比都不对啊，OSR=256，Fs=12.5G，运放全是用的理想的

那一定哪裡弄錯了 這是一個很好的學習機會 每一種ADC都有他們的適用範圍 ADC發展到現在都是有他的因素的 比方說DT SDM 沒法做到 信號頻寬=80MHz 就是因為OP的問題 以信號處理的角度看 Nyquist ADC FS> signal BW*2*(2~3)> 320MHz => FS must >= 320MHz 那麼可以的選項 就是flash ADC家族, time interleave pipeline家族, CT SDM家族等 DT over-sampling ADC似乎不適合這種應用

离散的sigma-delta做到20-30MHz就差不多了。连续不清楚。

我知道有量产的高速sigma-delta ADC.用在消费类的通信产品上

你是用simulink 跑的?把精度和time step 精度变高。理论上应该绝对可以工作。理想模型不在乎绝对时钟

那應該是Analog Devices做的 Analog Devices 我想有他們自己的FAB 可以針對特定產品做製程調整 我看他們有很多不可思議的產品 除了design 還要特殊製程配合 當然最重要的是工程師的程度

不是analog device, 是fabless SOC 公司

Analog Devices做了很多不可思議產品 那些量產產品都可以上 ISSCC 這才是真正強的公司

看讨论，增加对sdm的感性认识。

我是用simulink跑的，是这样的。我之前搭建过一个处理音频信号的20k，14bit的二阶CIFB结构，已经流片成功了。现在我就是尝试看能不能处理高频信号，所以将20k变到20M看看，相应的Fs也要增加1000倍，电路结构和结构中系数都没有变化，只是变了这两个参数，结果仿真出来的结果只有20多个dB，很奇怪，我也尝试将采样点数步长增加，还是不行，信噪比几乎没变化。