大家一般是用什么软件做PLL的环路仿真的？

现在想要验证减小小数分频的PLL的spur的一点想法，需要对PLL进行整体仿真，不知道用什么软件好~
Cadence和hspice估计是不行了，根本跑不动。
老师让我用cppsim，但我试了几天以后发现这个软件算的结果不太对，现在准备用simulink，大家有什么更好的建议吗?

用行为级模型代替部分模块仿真要快很多的

你是说还是用Cadence，然后用Verilog-A语言?

是滴，PLL仿真很耗时的嘛！我没用过Cadence之外的工具呀...

很久以前用过nanosim来仿PLL,可以对不同模块的仿真精度进行设置，所以仿真速度也还算比较快的！

额 献丑啦，不懂别的tool怎么用..

用VerilogA，或者simulink，做行为级仿真！

Matlab?

学习了，我去下来试试看~

Thanks.

学习了

xuexile

学习了

看看~