ClassAB输出级跨导问题

没人回答自己顶一下，还望各位大侠不吝赐教啊

前者。

非常感谢啊，不过为什么不是最大电流来求呢?如果不用最大电流来求的话岂不是不能体现出其带大电容负载的能力了?

问题是求这个gm用来干什么
如果用来评估稳定性，那就静态电流。
什么是“其带大电容负载的能力”?

一般来说不是带输出级的运放其第二个极点不应该是输出级的gm除以电容负载CL吗?如果只以静态电流来求gm，岂不是输出级的gm也不大，那么怎么将次主极点和主极点拉开?

I don't know what you want to say.
Good stability should be ensured in any situation, and no output signal is one of them.
So, which gm we should use to calculate the stability?

我是这么考虑的：假设整个OPA为两级，第一级为放大级，第二级为输出驱动级，且假设整个运放只有两个极点，假设输入管的跨导为gm1，输出管的跨导为gm2，经密勒补偿后两个极点应该是gm1/Cc和gm2/Cl（Cc为密勒补偿电容，Cl为负载电容），那么为了拉开两个极点应希望gm2越大越好啊?
不知道我这么想对不对，还望赐教，谢谢啦。

你的认识是错的。首先 cl小的话，主极点是正比于1/（gm2*Cc），次级点正比于gm2*Cc
其次负载cl很大的话，主极点正比于gm2/Cl

非常感谢您的回答，不过极点为什么会和输入管的跨导无关呢?另外gm2*Cc，这是个什么量啊?量纲是什么?

主极点不在gm1/Cc，GBW在gm1/Cc。稳定的意思是非主极点离GBW有一定距离，比如2倍到3倍。
你的问题要具体问题具体分析，比如负载电容多大，GBW要求多宽。
不能因为静态时gm不够大就不用它计算稳定性。
天行有常，不以尧存，不以桀亡。

临帖涕零，不知所言。

哦，你这么一说我一下就清楚了，确实gm1/Cc应该是GBW不是主极点，另外我可不可以这么理解：稳定性实际上可以作为设计输出级的限制条件之一，因为如果静态电流如果取得很小，虽然可能满足其他诸如摆率之类的指标，但是可能造成系统不稳定。不知道这么理解对吗?
PS：非常非常感谢goodsilicon君，每次你的回答都让我受益匪浅，goodsilicon君的模拟电路知识相当扎实啊。

你的理解应该是对的。

再次感谢，帮我解决了这个问题

goodsilicon，有关AB类输出级的增益我一直有个疑问，希望不吝赐教。
从运放的输入到输出OUTPUT的点AB类一直有两条通路，一条是通过PMOS管的路径，一条是通过NMOS管的路径。因此计算从输入到输出的增益的时候我认为应该是两者的gm*Rout的叠加。但是我发现仿真的时候不是如此。
比如当输出偏向一边的时候，以输出偏高为例，那么NMOS的导通很强，而PMOS很弱，那么仿真得到的增益特性比NMOS管的gm*Rout计算得到的要小，比PMOS计算得到的要大。
当OUTPUT在VCOM的时候，也没法得到总体的增益是两者相加的结果。
这个是怎么理解的呢?

goodsilicon，有关AB类输出级的增益我一直有个疑问，希望不吝赐教。
从运放的输入到输出OUTPUT的点AB类一直有两条通路，一条是通过PMOS管的路径，一条是通过NMOS管的路径。因此计算从输入到输出的增益的时候我认为应该是两者的gm*Rout的叠加。但是我发现仿真的时候不是如此。
比如当输出偏向一边的时候，以输出偏高为例，那么NMOS的导通很强，而PMOS很弱，那么仿真得到的增益特性比NMOS管的gm*Rout计算得到的要小，比PMOS计算得到的要大。
当OUTPUT在VCOM的时候，也没法得到总体的增益是两者相加的结果。
这个是怎么理解的呢?
＝＝＝
我想静态（小信号）时，应该是两条路径增益的叠加，不知道具体的仿真是怎样做的。大信号时，管子已经不在饱和区，而是处于线性或截止区，用小信号的gm*Rout应该没有什么意义了。

学习了！

how to design /！~

考虑补偿和驱动能力对电流的要求，取其中较大的电流，然后根据电流求解W/L，继而求得GM

仿真测试方法很重要